Con l'avanzare delle tecnologie IoT e AI, ci si aspetta che i microcontrollori (MCU) utilizzati nei dispositivi endpoint offrano prestazioni senza precedenti. Le velocità di clock delle CPU dei microcontrollori ad alte prestazioni si aggirano sulle centinaia di MHz, quindi per ottenere prestazioni ancora maggiori è necessario aumentare la velocità di lettura della memoria non volatile integrata (MRAM) per ridurre al minimo il divario tra la velocità di clock della MRAM e quella della CPU. La MRAM ha un margine di lettura inferiore rispetto alla memoria flash utilizzata nei microcontrollori convenzionali, il che rende le operazioni di lettura ad alta velocità più complesse. D'altra parte, in termini di prestazioni di scrittura, la MRAM è più veloce della memoria flash perché non richiede alcuna operazione di cancellazione prima della scrittura.
D'altro canto, per quanto riguarda le prestazioni di scrittura, la MRAM è più veloce della memoria flash perché non richiede alcuna operazione di cancellazione prima della scrittura. Tuttavia, la riduzione dei tempi di scrittura è auspicabile non solo per l'uso quotidiano, ma anche per ridurre i costi di scrittura dei pattern di test nei processi di collaudo e di scrittura dei codici di controllo per i produttori di prodotti finali.
Per affrontare queste sfide, Renesas ha sviluppato le seguenti nuove tecnologie circuitali per ottenere operazioni di lettura e scrittura più veloci nella MRAM.
(1) Tecnologia di lettura veloce
: le letture MRAM vengono generalmente eseguite utilizzando un amplificatore differenziale (amplificatore sensore) per determinare quale delle due correnti, la corrente della cella di memoria o la corrente di riferimento, sia maggiore. Tuttavia, poiché la differenza nelle correnti delle celle di memoria tra gli stati 0 e 1 (la finestra di lettura) è minore nella MRAM rispetto alla memoria flash, la corrente di riferimento deve essere posizionata con precisione al centro della finestra di lettura per letture più veloci. La nuova tecnologia introduce due meccanismi. Il primo allinea la corrente di riferimento al centro della finestra in base all'effettiva distribuzione di corrente delle celle di memoria in ciascun chip, misurata durante il processo di test. Il secondo meccanismo riduce la deviazione dell'amplificatore sensore. Queste modifiche si traducono in una maggiore velocità di lettura.
Inoltre, nelle configurazioni convenzionali, è presente una grande capacità parassita nei circuiti utilizzati per controllare la tensione della linea di bit per impedire che aumenti troppo durante le operazioni di lettura. Ciò rallenta il processo di lettura, quindi in questo circuito viene introdotto uno schema di connessione Cascode (Nota 1) per ridurre la capacità parassita e accelerare la lettura.
Grazie a questi progressi, Renesas può raggiungere il tempo di accesso in lettura casuale più veloce al mondo di 4,2 ns. Anche considerando il tempo di preparazione del circuito di interfaccia che riceve i dati di output dalla MRAM, possiamo eseguire operazioni di lettura casuale a frequenze superiori a 200 MHz.
(2) Tecnologia di scrittura ad alta velocità
Per le operazioni di scrittura, le tecnologie di scrittura ad alta velocità per STT-MRAM embedded annunciate nel dicembre 2021 hanno migliorato le prestazioni di scrittura applicando prima la tensione di scrittura simultaneamente a tutti i bit di un'unità di scrittura utilizzando una tensione di scrittura relativamente bassa generata dalla tensione esterna (alimentazione I/O) del chip MCU tramite un circuito step-down, e quindi utilizzando una tensione di scrittura più alta solo per i pochi bit rimanenti che non potevano essere scritti. Questa volta, Renesas tiene conto del fatto che, poiché le condizioni di alimentazione utilizzate nei processi di test e dai produttori di prodotti finali sono stabili, il limite inferiore della tensione esterna può essere allentato. Pertanto, applicando una tensione di riduzione più elevata rispetto alla tensione esterna a tutti i bit nella prima fase, le prestazioni di scrittura possono essere migliorate di 1,8 volte.
Combinando le suddette nuove tecnologie, è stato realizzato un prototipo di chip di test MCU con un array di celle di memoria MRAM da 10,8 Mbit utilizzando un processo MRAM embedded a 22 nm. La valutazione del chip prototipo ha confermato il raggiungimento di una frequenza di accesso in lettura casuale superiore a 200 MHz e di una velocità di scrittura di 10,4 MB/s a una temperatura di giunzione massima di 125 °C.
Il chip di test contiene anche 0,3 Mbit di OTP (Nota 2) che utilizza la rottura delle celle MRAM per prevenire la manomissione dei dati. Questa memoria può essere utilizzata per memorizzare informazioni di sicurezza. La scrittura su OTP richiede una tensione più elevata rispetto alla scrittura su MRAM, rendendo difficile la scrittura sul campo, dove le tensioni di alimentazione sono in genere meno stabili. Tuttavia, sopprimendo la resistenza parassita all'interno dell'array di celle di memoria, questa nuova tecnologia rende possibile anche la scrittura sul campo.
Renesas continua a sviluppare tecnologie per l'integrazione di MRAM nei microcontrollori (IEDM 2021, VLSI 2022). Queste nuove tecnologie hanno il potenziale per aumentare drasticamente la velocità di accesso alla memoria fino a oltre 200 MHz, consentendo la realizzazione di MCU ad alte prestazioni con MRAM integrata. Velocità di scrittura più elevate contribuiranno a una scrittura del codice più efficiente nei dispositivi finali. Renesas si impegna ad aumentare ulteriormente la capacità, la velocità e l'efficienza energetica della MRAM.
Nota:
il collegamento in cascata è una configurazione che prevede la connessione in serie di un transistor a sorgente comune con un transistor a cui è applicata una polarizzazione di gate in corrente continua.
Memoria programmabile una sola volta. La configurazione di una porzione dell'array di memoria MRAM per fungere da OTP consente l'implementazione di un OTP con un'area inferiore rispetto a un macro OTP generico che utilizza fusibili elettronici o la rottura del film di ossido del transistor.
