La presenza di interferenze ambientali può influire negativamente sul segnale. Per ovviare a questi problemi, per la trasmissione dei dati si utilizza comunemente lo standard a circuito di corrente 4-20 mA.
Nei sistemi a circuito di corrente, un trasmettitore è collegato a un trasduttore che monitora una variabile di processo, come temperatura, pressione o portata. Il trasmettitore è collegato in serie con un alimentatore CC e converte l'uscita del trasduttore in una corrente compresa tra 4 mA e 20 mA. Gli strumenti e i controlli 4-20 mA in genere supportano segnali di allarme per valori leggermente inferiori a 4 mA e superiori a 20 mA. Per i trasmettitori, i valori di corrente inferiori a 4 mA e superiori a 20 mA vengono utilizzati per indicare un guasto. La raccomandazione NE43 è stata creata per standardizzare il modo in cui i trasmettitori segnalano i guasti e come i sistemi di controllo dovrebbero interpretare questi segnali, facilitando così una migliore integrazione analogica. La NE43 definisce valori di misura validi da 3,8 mA a 20,5 mA, indicando la saturazione da 3,8 mA a 4 mA e da 20 mA a 20,5 mA.

Grazie all'utilizzo dello standard di corrente ad anello 4-20 mA, anche se la tensione diminuisce significativamente a causa di cavi lunghi o se la tensione dell'anello fluttua perché un motore di grandi dimensioni è stato avviato in un'altra area dello stabilimento, non importa: il trasmettitore manterrà una corrente costante per una data variabile di processo (vedere Figura 1). Un'altra caratteristica di questo standard è che il dispositivo può essere alimentato anche dall'anello di corrente. In questo caso, il consumo di corrente dell'intero dispositivo non deve superare i 3,5 mA.

Figura 1. Circuito di corrente 4-20 mA.
Tra i vari protocolli di comunicazione nell'automazione degli impianti, il protocollo HART (Highway Addressable Remote Transducer) si distingue come la migliore soluzione complessiva per ottenere informazioni diagnostiche e sui dispositivi in ​​formato digitale, mantenendo al contempo la compatibilità con le architetture di automazione 4-20 mA preesistenti. La trasmissione HART standard utilizza la modulazione a spostamento di frequenza (FSK). Le frequenze del protocollo FSK standard sono 1200 Hz (per il binario 1) e 2200 Hz (per il binario 0) e la velocità di comunicazione è di 1200 bit al secondo. Un'alternativa al segnale FSK standard è un segnale coerente con modulazione a spostamento di fase a 8 vie (C8PSK). Questo progetto utilizza il protocollo FSK standard.
Altre versioni del protocollo aggiungono il supporto per la segnalazione sinusoidale o trapezoidale pura. La prima è più comune, mentre la seconda viene utilizzata principalmente quando è richiesta una velocità di trasmissione dati molto elevata. In questo progetto, il modem opera solo con un segnale sinusoidale. Il segnale HART trasmesso risultante deve essere bilanciato in corrente continua e non deve interferire in alcun modo con la segnalazione analogica.

Il protocollo HART segue il modello di protocollo OSI (Open Systems Interconnectivity) a sette livelli. Il modello OSI descrive i sette livelli che i sistemi informatici utilizzano per comunicare attraverso una rete. Un modem HART opera al livello fisico (Livello 1).
Progettato per applicazioni di misurazione e controllo dei processi industriali, HART è considerato un protocollo ibrido per via della sua combinazione di comunicazione analogica e digitale. Può trasmettere una singola variabile utilizzando un segnale analogico da 4-20 mA e contemporaneamente trasmettere informazioni aggiuntive tramite un segnale digitale. La Figura 2 mostra lo schema di base di un sistema HART.

Figura 2. Esempio tipico di un sistema HART.
Il segnale di informazione digitale viene trasmesso utilizzando una modulazione di basso livello sovrapposta al loop di corrente standard 4-20 mA. È importante sottolineare che il segnale digitale non influenza la lettura analogica, poiché viene separato dal segnale analogico utilizzando tecniche di filtraggio standard.
Grazie alle sue funzionalità e capacità integrate, il Renesas SLG47011 offre prestazioni efficienti nelle applicazioni modem HART. La Figura 3 mostra lo schema generale del modem basato sull'SLG47011. Con piccole modifiche al circuito, può funzionare sia come host (sistema di controllo o monitoraggio) che come dispositivo di campo (sensore). Va inoltre notato che, oltre a fornire le funzionalità di base per il modem HART, l'SLG47011 (come altri circuiti integrati GreenPAK) dispone di molti altri blocchi logici che possono essere utilizzati per implementare circuiti aggiuntivi definiti dal cliente (come un watchdog timer, ecc.).

Figura 3. Schema generale del modem HART basato su SLG47011.
Il modem riceve segnali con una durata di 833 μs attraverso una linea 4-20 mA e, dopo averli filtrati, li converte in bit utilizzando il protocollo UART. Analogamente, il modem invia segnali e il codice UART li converte in un'onda sinusoidale e li invia alla linea 4-20 mA.

La Figura 4 mostra un esempio del segnale del protocollo HART.

Dettagli dei componenti analogici esterni del modem HART

Figura 5. Schema della sezione analogica esterna del modem HART.
Per un corretto funzionamento e la conformità alle specifiche ufficiali dello standard HART, il circuito include un filtro attivo che attenua i segnali al di fuori dell'intervallo da 1200 a 2200 Hz. Ciò impedisce che il rumore nel circuito di corrente influisca sulla corretta demodulazione dei pacchetti. L'amplificatore operazionale U2 è configurato come un filtro passa-banda attivo utilizzando la topologia Sallen-Key, garantendo che solo il segnale modulato rilevante venga inviato al modem HART per l'ulteriore elaborazione.

Il circuito include anche un'isteresi per regolare la soglia di ricezione/reiezione, controllata dalle resistenze R3, R4 e R5. I valori di isteresi sono calcolati per soddisfare i requisiti delle specifiche HART. Il buffer U1 è collegato all'uscita del DAC SLG47011, impedendone l'influenza del carico. R1, R2 e C3 costituiscono l'offset dell'amplificatore operazionale U2. R6, R7 e C4 sono utilizzati come filtro passa-alto, mentre R8 e C5 formano un filtro passa-basso.
Questo progetto utilizza un clock esterno a 4 MHz per soddisfare i requisiti delle specifiche. Tuttavia, grazie alla flessibilità dell'SLG47011, è possibile utilizzare una frequenza di clock diversa con piccole modifiche al progetto. Inoltre, questo esempio è progettato per un modem con uscita sinusoidale con ampiezza picco-picco di 500 mV. Poiché questo valore non è standardizzato nelle specifiche, l'ampiezza può essere facilmente regolata per adattarsi alle esigenze di qualsiasi progetto specifico.
Come amplificatore operazionale esterno è possibile utilizzare qualsiasi amplificatore a basso costo con una larghezza di banda di almeno 10 kHz e una corrente di uscita superiore a 1 mA. Il valore della tensione di offset in ingresso non è critico.

Progettazione GreenPAK:
Il modem HART basato su SLG47011 combina la modulazione e la demodulazione del segnale a ciclo di corrente. La Figura 6 mostra la disposizione interna del modem nel software Go Configure Hub.

Figura 6. Andare su "Configura" > "Schema del modem HART"

FSK)
per codificare e trasferire i dati, nello specifico un segnale a 1200 Hz per un "uno" binario e un segnale a 2200 Hz per uno "zero" binario. Innanzitutto, l'host trasmette un segnale Request to Send (RTS) attivo basso, attivando la modalità di modulazione. I transistor CNT7/DLY7 e CNT6/DLY6 vengono attivati ​​alla ricezione di questo segnale.
Se sul pin 4 viene trasmesso uno zero logico, la LUT1 a 4 bit emette un segnale a 222 kHz da CNT7/DLY7. Se sul pin è presente un uno logico, emette invece un segnale a 121 kHz da CNT6/DLY6. Il contatore di controllo della memoria conta da 0 a 100, corrispondenti a 101 campioni di un'onda sinusoidale, fornendo le frequenze richieste dal protocollo HART.
La tabella ROM memorizza i valori per la generazione dell'onda sinusoidale e il DAC converte questi dati digitali dalla ROM in un segnale sinusoidale (senza sfasamento). Questo segnale viene quindi aggiunto al segnale di loop corrente tramite un buffer.
Per modificare la frequenza di clock del modulatore, è necessario ricalcolare il numero di campioni in cui verrà suddivisa l'onda sinusoidale generata. Di conseguenza, è necessario calcolare nuovi valori nella tabella di memoria per i dati rivisti. Inoltre, è necessario selezionare nuovi valori per i dati del contatore CNT/DLY6 e CNT/DLY7 in base al nuovo numero di campioni.
La Figura 7 mostra le forme d'onda per la trasmissione dei dati modulati.
Canale 1 (giallo/linea superiore) – HART OUT.
Canale 2 (azzurro/seconda linea) – PIN 4 (DATA IN).
Canale 3 (magenta/terza linea) – PIN 3 (RTS).

Figura 7. Invio dei dati al ciclo corrente (i dati sono 0x11)

Demodulatore:
In questa modalità, il segnale RTS dell'host è ALTO, il che attiva i blocchi analogici del demodulatore (PGA e ACMP). Il segnale del loop di corrente filtrato viene inviato all'ingresso differenziale dell'amplificatore a guadagno programmabile (PGA), che amplifica il segnale di 4Ω. Successivamente, il comparatore analogico (ACMP) confronta questo segnale con la tensione di riferimento fornita da un partitore esterno. La demodulazione inizia non appena l'SLG47011 rileva un segnale a 1200/2200 Hz con un VIN picco-picco > 120 mV sulla linea (al contrario, un segnale sinusoidale con un VIN picco-picco < 80 mV verrà ignorato). Questi valori di ampiezza sono stati presi in conformità con i requisiti della specifica HART e la soluzione basata su SLG47011 soddisfa tale specifica.
Il ritardo CNT2/DLY2 rimuove il rumore dall'uscita del comparatore, mentre P DLY funge da rilevatore di fronte. Il ritardo CNT3/DLY3 e il DFF21 determinano quale delle due frequenze note è presente in ingresso; nello specifico, uno zero logico sull'uscita del DFF indica una frequenza di ingresso di 2200 Hz, mentre uno logico indica 1200 Hz. Il ritardo CNT4/DLY4 e il DFF22 determinano se è presente un segnale sinusoidale in ingresso. Uno logico sull'uscita del DFF indica la presenza di un segnale di ingresso, mentre uno zero logico ne indica l'assenza. Contemporaneamente, il segnale OCD (Output Carrier Detection) sul pin 6 informa l'host che la portante è stata rilevata. Il circuito One Shot (CNT12/DLY12) genera un segnale di uscita di 820 µs, che viene inviato tramite il pin 8 all'ingresso dati dell'host.

Il pin 13 (controllato dalla LUT4 a 3 bit) e il pin 16 forniscono isteresi per l'ACMPH in modalità di demodulazione. In modalità di modulazione, il partitore di riferimento è scollegato dall'alimentazione per ridurre il consumo energetico.
La Figura 8 mostra le forme d'onda per la ricezione dei dati.
Canale 1 (giallo/linea superiore) – HART IN.
Canale 2 (azzurro/seconda linea) – PIN 8 (DATA OUT).
Canale 3 (magenta/terza linea) – PIN 6 (OCD).

Figura 8. Ricezione dei dati del circuito corrente

Conclusione
Questo articolo ha analizzato come il circuito integrato SLG47011 possa essere utilizzato per implementare un modem HART, gestendo sia la modulazione che la demodulazione del segnale HART. Il progetto soddisfa i requisiti di certificazione HART, ma può essere adattato alle esigenze specifiche di ciascun progetto. I principali vantaggi dell'utilizzo dell'SLG47011 includono il basso consumo energetico, la flessibilità, le dimensioni compatte e le prestazioni affidabili, che lo rendono una scelta pratica per le applicazioni conformi allo standard HART. Per ulteriori informazioni e test, si prega di fare riferimento al video dimostrativo di laboratorio. Il manuale della scheda dimostrativa del modem HART di Renesas è una risorsa utile per valutare il funzionamento del modem.

Autore: Marian Hryntsiv, Ingegnere senior per le applicazioni di documentazione tecnica, Renesas Electronics, Leopoli, Ucraina