Con questi due prodotti, MathWorks offre ora la generazione e la verifica di codice HDL utilizzando MATLAB e Simulink.HDL Coder genera codice VHDL e Verilog portatile e sintetizzabile a partire da funzioni MATLAB e modelli Simulink, utilizzabile per la programmazione FPGA o per la prototipazione e la progettazione di ASIC. Di conseguenza, i team di ingegneri possono identificare immediatamente l'algoritmo più adatto per l'implementazione hardware. La tracciabilità tra i modelli Simulink e il codice HDL generato supporta inoltre lo sviluppo di applicazioni ad alta integrità conformi allo standard DO-254 e ad altri standard
HDL Verifier ora supporta la verifica HIL per FPGA per schede FPGA Altera e Xilinx. HDL Verifier fornisce interfacce di cosimulazione che collegano MATLAB e Simulink con simulatori HDL come Cadence Incisive, Mentor Graphics ModelSim e Questa. Grazie a queste funzionalità, gli ingegneri possono verificare rapidamente se la loro implementazione HDL corrisponde agli algoritmi MATLAB e alle specifiche di sistema Simulink.
