Das ARM® Development Studio 5 (DS-5™) Altera Edition Toolkit wurde entwickelt, um die Debugging-Hürde zwischen dem integrierten Dual-Core-CPU-Subsystem und der FPGA-Architektur in Altera SoC-Bausteinen zu überwinden. Durch die Kombination des fortschrittlichsten Multi-Core-Debuggers für die ARM-Architektur mit der Fähigkeit, sich an die im FPGA enthaltene Logik anzupassen, bietet das neue Toolkit Entwicklern eingebetteter Software eine beispiellose Transparenz und Kontrolle über den gesamten Chip über die standardmäßige DS-5-Benutzeroberfläche.
Die SoC-Bausteine von Altera vereinen einen Dual-Core ARM Cortex-A9-Prozessor und FPGA-Logik in einem einzigen Baustein. Dadurch erhalten Anwender die Leistungsfähigkeit und Flexibilität, anwendungsprogrammierbare SoCs zu erstellen, indem sie benutzerdefinierte Peripheriegeräte und Hardwarebeschleuniger innerhalb der FPGA-Architektur implementieren. Altera liefert derzeit erste Muster seiner Cyclone V SoC-Bausteine.
Die Tool-Suite ARM Development Studio 5 (DS-5) Altera Edition passt sich dynamisch an die FPGA-Konfigurationen innerhalb des SoC für jeden Kunden an. Sie erweitert die Möglichkeiten des Embedded-Debuggings über die Grenzen von CPU und FPGA hinaus und vereint alle Software-Debugging-Informationen aus CPU und FPGA in der standardmäßigen DS-5-Benutzeroberfläche. In Kombination mit den fortschrittlichen Multi-Core-Debugging-Funktionen des DS-5-Debuggers und der Anbindung an den Logikanalysator Quartus II SignalTap für Mehrfachtests bietet das Toolset eine beispiellose Transparenz und Kontrolle beim Debugging und führt so zu einer deutlichen Produktivitätssteigerung.
Die ARM DS-5 Tool-Suite bietet den fortschrittlichsten Multi-Core-Debugger für die ARM-Architektur auf dem Markt. Sie ermöglicht das Debuggen von Systemen mit asymmetrischer (AMP) und symmetrischer (SMP) Multiprocessing-Konfiguration. Häufig wird sie für die Boardgenerierung, Treiberentwicklung, Betriebssystemportierung, Anwendungsentwicklung von Grund auf und Linux-Debugging über JTAG- und Ethernet-Schnittstellen eingesetzt und bietet Echtzeit-Einblicke in Linux und andere Betriebssysteme.
Hauptmerkmale und Vorteile:
Das Altera DS-5 ARM Toolset umfasst folgende Funktionen:
• Die Software-Debugging-Funktionen sind speziell auf die Einbindung von entwicklerprogrammierten Peripheriegeräten in die FPGA-Architektur zugeschnitten und bieten einen umfassenden Überblick über die Speicherbelegung der Peripherieregister in Hardware und Software des gesamten SoC.
• Der DS-5-Debugger zeigt gleichzeitig Debug-/Scandaten für Cortex-A9-Prozessorkerne und CoreSight™-kompatible, in die FPGA-Architektur implementierte benutzerdefinierte Logikkerne an.
• Das Altera Blaster JTAG USB-Debug-Kabel ist mit dem DS-5-Debugger und anderen Altera JTAG-basierten Tools für das Altera SoC kompatibel.
• Es ermöglicht die nicht-invasive Erfassung und Anzeige von Signalereignissen innerhalb der FPGA-Architektur, die zeitlich mit Softwareereignissen und Prozessorbefehlsscans korreliert werden können.
• Es bietet Unterstützung für erweitertes Hardware-Multi-Triggering auf Signalebene zwischen CPU und FPGA-Logikdomänen und ermöglicht so das Code-Debugging über Hardware- und Softwaredomänen hinweg.
• Dazu gehört der DS-5 Streamline Performance Analyzer, der Software-Thread- und Ereignisinformationen auf SoC- und FPGA-Hardwarezähler abbildet und so die Identifizierung und Behebung von Engpässen auf Systemebene ermöglicht.
