Der I8500 ist für Skalierung, Speicherung, Anwendungen in der Automobilindustrie, der Industrie und der Kommunikationsinfrastruktur konzipiert und wurde entwickelt, um den Anforderungen des KI-Superzyklus und dem Wachstum von Physical AI gerecht zu werden.
„Da KI vom Rechenzentrum in die physische Umgebung vordringt, benötigen Plattformen deutlich fortschrittlichere Echtzeit-Datenorchestrierungsfunktionen, als herkömmliche Prozessoren bieten können“, so Sameer Wasson, CEO von MIPS. „Der I8500 markiert die Weiterentwicklung unserer bewährten Datenbewegungsarchitektur in die offene Ära der RISC-V-ISA und bietet Leistung, Effizienz und Designfreiheit für KI-Lösungen der nächsten Generation.“
Der MIPS i8500 verfügt über eine skalierbare Multithread-Architektur der dritten Generation mit vier Threads pro Kern und unterstützt Multi-Cluster-Bereitstellungen mit bis zu 24 Threads pro Cluster.
Der Prozessor ermöglicht deterministische Datenübertragung mit geringer Latenz und integrierter Sicherheit und eignet sich ideal für die Orchestrierung von Paketflüssen zwischen Beschleunigern sowie für die intelligente Kommunikation zwischen Rechenblöcken, Trägern und Netzwerken.
Sein energieeffizientes Design gewährleistet optimale Leistung bei Edge-KI-Workloads. Darüber hinaus sichert die Kompatibilität mit dem RVA23-Profil sowie die Unterstützung von Linux und Echtzeitbetriebssystemen (RTOS) die Softwareportabilität und die Integration in das RISC-V-Ökosystem.
„Der MIPS I8500 stellt einen strategischen und zeitgemäßen Fortschritt für Embedded- und Edge-Computing dar“, kommentierte Steven Dickens, CEO und Gründer von HyperFRAME Research. „Die Kombination aus skalierbarem Multithreading, deterministischer Performance und sicherer Datenorchestrierung adressiert direkt den wachsenden Bedarf an Echtzeit- und ereignisgesteuerter Verarbeitung in Märkten wie der Automobilindustrie, der Industrieautomation und der Kommunikationsinfrastruktur. MIPS positioniert sich als führender Anbieter für physische KI auf Siliziumebene.“
Anwendungsbeispiele für den MIPS I8500 Prozessor
: • Hochgeschwindigkeits-Datenorchestrierung: Schnelle, regelbasierte Paketklassifizierung, unerlässlich für Smart NICs, DPUs und Netzwerkprozessoren in Rechenzentren und Telekommunikationsnetzen.
• Bereit für das industrielle IoT und die Automatisierung: Lokale Protokollverarbeitung und Routing für Workloads, die Echtzeitsteuerung, Priorisierung und Sicherheit erfordern.
• Sichere und skalierbare Datenübertragung: Deterministische Datenverarbeitung, entscheidend für KI-gestützte vorausschauende Wartung und Diagnose.
• Flexible und skalierbare Architektur: Ideal für 5G/6G- und Edge-Computing-Umgebungen mit Multi-Core- und Multi-Cluster-Konfigurationen zur Leistungsoptimierung.
• Dynamisches Management, Verschlüsselung und Quality of Service (QoS): Ermöglicht dynamisches Traffic-Management, Datenverschlüsselung und QoS-Steuerung für sichere Kommunikation über programmierbare Kanäle.
Das Atlas Explorer Core-Modell des MIPS I8500 steht ab sofort zur Kundenevaluierung bereit und ermöglicht die gemeinsame Entwicklung von Hardware und Software zur Beschleunigung der Entwicklungszyklen und Verkürzung der Markteinführungszeit.
