I requisiti di superficie variano a seconda dei chip ad alte prestazioni e del fattore di forma z ridotto dell'integrazione 3D. Le strategie di riduzione dei costi prevedono l'esplorazione di materiali alternativi e il miglioramento dell'efficienza produttiva. Nel campo dell'integrazione 3D, la tecnologia dei microbump continua a progredire per ottenere passi sempre più piccoli, con metodi innovativi di connessione Cu-Cu, come il bonding ibrido delle teste, che raggiungono passi inferiori a 1 micron. Questo articolo presenta la tecnologia ibrida Cu-Cu, inclusi il suo sviluppo, la metodologia di alto livello per la sua realizzazione e le principali applicazioni. Questo articolo condivide parte della ricerca tratta dal report IDTechEx "Advanced Semiconductor Packaging 2024-2034: Forecasts, Technologies, Applications".

Introduzione alla tecnologia di microbump e bonding ibrido

La tecnologia microbump, profondamente radicata nel packaging dei semiconduttori, si basa sul processo di saldatura a compressione termica (TCB) e trova ampia applicazione in diversi prodotti. La sua evoluzione ruota principalmente attorno alla continua riduzione delle dimensioni della fase di bumping. Tuttavia, si presenta un ostacolo significativo: la riduzione delle dimensioni delle sfere di saldatura porta a una maggiore formazione di composti intermetallici (IMC), compromettendo la conduttività e le proprietà meccaniche. Inoltre, la vicinanza degli spazi di contatto può causare la formazione di ponti tra le sfere di saldatura durante la rifusione, con il conseguente rischio di guasto del chip. Poiché la saldatura e gli IMC hanno una resistività superiore a quella del rame, il loro utilizzo nel packaging di componenti ad alte prestazioni presenta delle limitazioni.

D'altro canto, le giunzioni ibride rappresentano un cambio di paradigma, in quanto stabiliscono interconnessioni attraverso una combinazione di materiale dielettrico (ad esempio, SiO2 o SiCN) e metallo incorporato (Cu). In particolare, le giunzioni ibride Cu-Cu hanno raggiunto dimensioni di passo inferiori a 10 micrometri, tipicamente nell'ordine di pochi µm. Questo progresso offre diversi vantaggi, come un aumento degli I/O, una maggiore larghezza di banda, un migliore impilamento verticale 3D, una maggiore efficienza energetica e una riduzione delle interferenze parassite e della resistenza termica grazie all'assenza di materiale di riempimento. Tuttavia, questa tecnica avanzata presenta ancora sfide produttive e costi elevati.

Tre forme di legame ibrido Cu-Cu

Esistono tre metodi principali per realizzare il bonding ibrido: die-to-die (D2D), die-to-wafer (D2W) e wafer-to-wafer (W2W). Ciascun metodo offre vantaggi e svantaggi specifici, che ne influenzano l'idoneità per diverse applicazioni.

Il bonding die-to-die (D2D) offre la massima produttività di assemblaggio, poiché entrambi i pellet possono essere testati singolarmente prima del bonding. Questo metodo offre anche la massima flessibilità di progettazione. Tuttavia, la sua produttività è molto bassa e presenta notevoli difficoltà durante il processo, in particolare per quanto riguarda gli effetti di bordo, la contaminazione e le particelle introdotte durante la separazione. Inoltre, il bonding pellet-to-pellet richiede apparecchiature di prelievo e posizionamento di altissima precisione. A causa di queste difficoltà di produzione e della bassa produttività, questo metodo ha attualmente un utilizzo commerciale limitato nelle applicazioni di bonding ibride.

Il processo di incollaggio wafer-to-wafer si distingue per l'elevata produttività, fondamentale nell'industria dei semiconduttori. Le fasi del processo sono più semplici rispetto all'incollaggio wafer-to-wafer, in quanto non è necessario tagliare i wafer o eseguire procedure di prelievo e posizionamento. Tuttavia, l'incollaggio wafer-to-wafer può ridurre la produttività e la flessibilità di progettazione, poiché i wafer superiore e inferiore devono avere le stesse dimensioni. Nonostante questi svantaggi, l'incollaggio wafer-to-wafer rimane il metodo più diffuso per l'incollaggio di ibridi Cu-Cu nelle attuali applicazioni commerciali.

Il processo di incollaggio tablet-wafer si colloca a metà strada tra il incollaggio tablet-tablet e quello wafer-wafer. Questo metodo offre maggiore flessibilità di progettazione e prestazioni superiori rispetto all'incollaggio wafer-wafer. Tuttavia, presenta delle criticità legate alla minore resa produttiva e alla maggiore complessità dei processi. Nonostante queste difficoltà, il processo di incollaggio tablet-wafer ha guadagnato terreno grazie alla sua capacità di trovare un equilibrio tra flessibilità di progettazione ed efficienza produttiva.

In generale, la scelta del metodo di giunzione ibrida dipende da fattori quali i requisiti di prestazione dell'assemblaggio, la flessibilità di progettazione, le considerazioni sulle prestazioni e le sfide di processo. Ciascun metodo offre vantaggi e svantaggi distinti, che ne determinano l'applicabilità nel packaging e nell'integrazione dei semiconduttori.

Applicazioni delle giunzioni ibride nei chip HPC
L'adozione più rilevante delle giunzioni ibride è quella di AMD, che utilizza la tecnologia SOIC 3D (giunzione ibrida) di TSMC per impilare chip di cache L3 su un singolo chip di elaborazione in due linee di prodotti: le CPU desktop consumer AMD Ryzen 7000X3D (tra cui AMD Ryzen™ 9 7950X3D e AMD Ryzen 7 5800X3D) e il processore EPYC per il calcolo ad alte prestazioni (HPC). AMD sottolinea il ruolo delle giunzioni ibride nel superare i propri obiettivi di efficienza energetica con l'architettura 3D e basata su chiplet. Evidenzia la sua superiorità rispetto alla tecnologia 3D microbump, citando una densità di interconnessione 15 volte maggiore e un'efficienza energetica 3 volte superiore. Altri esempi includono la Bow Intelligence Processing Unit (BOW) di Graphcore, il primo processore 3D Wafer-on-Wafer (WoW) al mondo, che utilizza la tecnologia a 7 nm di TSMC e la tecnologia 3D SoIC di TSMC per un array 3D, con 1.472 tile IPU-Core e 900 MB di memoria on-processor, offrendo prestazioni AI fino al 40% più veloci e prestazioni per watt superiori del 16% rispetto al suo predecessore 2D. Un altro esempio chiave è l'uso di giunzioni ibride nelle memorie ad alta larghezza di banda (HBM). I principali attori del mercato HBM, come SK Hynix, Samsung e Micron, stanno esplorando sempre più le giunzioni ibride per le loro applicazioni. Mentre l'impilamento di micropompe è stato il metodo HBM tradizionale, la crescente domanda di maggiore larghezza di banda ed efficienza energetica sta guidando la ricerca attiva sulle giunzioni ibride. Si prevede che le HBM basate su giunzioni ibride saranno commercializzate nella prossima generazione o successivamente, offrendo un sostanziale vantaggio competitivo rispetto alle alternative basate su microbump. Ciò conferirà a questi concorrenti un vantaggio significativo rispetto all'attuale leader di mercato.

Riepilogo

La tecnologia di incollaggio ibrido è destinata a rivoluzionare il panorama dei futuri prodotti HPC e di intelligenza artificiale, offrendo una serie di vantaggi che plasmeranno il settore.

Autore: Dott. Yu-Han Chang, analista tecnologico senior presso IDTechEx