Renesas nutzte seinen proprietären 65-Nanometer-Siliziumprozessor in einem dünnen Gehäuse (SOTB, Anmerkung 1) zur Entwicklung von Prototypen eingebetteter SRAMs. Der SRAM-Prototyp erreicht gleichzeitig eine hohe Lesegeschwindigkeit von 1,8 ns im aktiven Betrieb und einen extrem niedrigen Stromverbrauch von 13,7 nW/Mbit im Standby-Modus. Durch die dynamische Substrat-Rückwärtsvorspannungssteuerung und die Nutzung der SOTB-Struktur erzielt der SRAM die branchenweit niedrigsten Standby-Stromverbrauchswerte (Anmerkung 2), die nur ein Tausendstel des Stromverbrauchs im Standby-Modus betragen.
Im schnell wachsenden IoT-Markt werden zunehmend alle Anwendungen drahtlos vernetzt sein. Daher besteht ein starker Wunsch nach batterielosem Betrieb, der natürliche Energiequellen wie Licht, Vibration oder Wärme nutzt und so den Stromverbrauch senkt und die Batterielebensdauer verlängert. Durch die längere Batterielebensdauer entfällt zudem der Batteriewechsel, wodurch die Anwendungen wartungsfrei werden.
Gleichzeitig ist die Miniaturisierung von Endprodukten für die Entwicklung von IoT-Anwendungen unerlässlich. Eine Reduzierung des Stromverbrauchs von ASSPs um mindestens eine Größenordnung würde die Miniaturisierung ermöglichen, da sie die Kapazität der aktuell verwendeten Batterie verringert. Um den Stromverbrauch von ASSPs für IoT zu senken, wird die Anwendung unter anderem intermittierend betrieben, typischerweise im Standby-Modus, und nur dann in den aktiven Modus geschaltet, wenn Datenverarbeitung erforderlich ist. Das gängigste Verfahren zur Reduzierung des Stromverbrauchs im Standby-Modus ist die Abschaltung der Stromzufuhr zum Schaltkreis nach dem Speichern der benötigten Daten, entweder auf einem externen Gerät oder im internen nichtflüchtigen Speicher. Diese Methode ist zwar bei relativ langen Standby-Zeiten effektiv, doch in Systemen, die häufig zwischen aktivem und Standby-Modus wechseln, stellt das Speichern von Daten im nichtflüchtigen Speicher und der anschließende Reset einen erheblichen Mehraufwand dar. Es gibt sogar Fälle, in denen dies den Stromverbrauch tatsächlich erhöht.
Die neue Technologie nutzt ein Verfahren, das den Stromverbrauch des integrierten SRAM im Standby-Modus reduziert. Dadurch ist ein häufiger intermittierender Betrieb ohne erhöhten Stromverbrauch möglich, wodurch die Notwendigkeit der Datenspeicherung im nichtflüchtigen Speicher entfällt und die Energieeffizienz verbessert wird.
Renesas hat bisher im Bereich eingebetteter SRAMs gearbeitet, darunter ein Prototyp eines eingebetteten SRAMs mit einer 28-nm-HKMG-Struktur (High-k-Metallgate) und ein Hochleistungs-SRAM mit einer 16-nm-FinFET-Struktur (Fin-Feldeffekttransistor). Beide nutzen modernste Prozesstechnologien. Diese eingebetteten SRAM-Technologien werden im Infotainmentsystem R-Car von Renesas eingesetzt. Renesas entwickelte eine Schaltungstechnologie, die die Substratvorspannung dynamisch mittels SOTB-Prozesstechnologie steuert. Dadurch konnte der Ruhestrom im Vergleich zum normalen Standby-Modus auf etwa ein Tausendstel reduziert werden.
Wichtigste Merkmale der neuen SRAM-Technologie:
1) Es erreicht den branchenweit niedrigsten Standby-Stromverbrauch von 13,7 nW/Mbit sowie eine hohe Lesegeschwindigkeit von 1,84 ns durch Substrat-Bias-Steuerung, die die SOTB-Struktur nutzt
Die Miniaturisierung von Halbleiterprozessen und die damit einhergehende Herausforderung der Spannungsskalierung führen in letzter Zeit zu Problemen wie erhöhtem Leckstrom aufgrund der niedrigen Schwellenspannung von Halbleiterbauelementen und einer Verschlechterung der unteren Betriebsspannungsgrenze durch zunehmende Bauelementstreuung. Diese Probleme bedingen einen höheren Standby- und Betriebsstromverbrauch, da die Betriebsspannungen nicht reduziert werden können, was eine Senkung des Stromverbrauchs erschwert.
Um dieses Problem zu lösen, nutzte Renesas seine intern entwickelte SOTB-Prozesstechnologie, die Schwankungen zwischen den Bauelementen effizient unterdrückt und das Ein-/Ausschaltstromverhältnis verbessert. Mit dieser neuen Technologie wurde ein eingebetteter SRAM-Prototyp entwickelt. Die SOTB-Prozesstechnologie unterscheidet sich von der planaren Transistorstruktur auf dem Siliziumsubstrat bisheriger Prozesstechnologien dadurch, dass ein Oxidfilm (vergrabenes Oxid) unter einer dünnen Siliziumschicht auf dem Wafersubstrat eingebettet ist. Diese Technologie ermöglicht dotierungsfreie Kanaltransistoren, die keine Dotierung der Siliziumdünnschicht benötigen. Durch die dotierungsfreie Kanalstruktur lassen sich die Schwankungen der Schwellenkennlinie des Transistors auf etwa ein Drittel derjenigen des bisherigen planaren Transistors reduzieren. Diese Reduzierung der Schwankungen hat einen ähnlichen Effekt wie die in der neuesten Generation von SoCs verwendete FinFET-Struktur. Die Reduzierung der Transistorleistungsschwankungen ermöglicht einen stabilen Betrieb bei niedrigen Spannungen um 0,5 V. Darüber hinaus ermöglicht die Verwendung einer dünnen BOX-Schicht in der SOTB-Prozesstechnologie signifikante Änderungen der Schwellenkennlinie der Transistoren durch die Steuerung des Siliziumsubstratpotenzials unterhalb der BOX. Diese Funktion war mit der bisherigen planaren Bulk-Struktur oder der FinFET-Struktur nicht realisierbar. Renesas nutzt diese Eigenschaft und bietet einen integrierten Regler, der die Substratvorspannung des integrierten SRAM dynamisch steuert. Dadurch kann je nach angelegter Substratvorspannung einer von drei Betriebsmodi (Normalbetrieb, Energiesparmodus und Hochgeschwindigkeitsmodus) oder der Standby-Modus ausgewählt werden.
Mit diesem Regler bestätigte Renesas, dass bei rechenintensiven Anwendungen die Umschaltung vom Normalbetrieb in den Hochgeschwindigkeitsmodus – also die Änderung des Substratpotenzials von Null auf Durchlassspannung – die Lesezugriffszeit von 4,58 ns auf 1,84 ns verkürzt. Dies entspricht einer 2,5-fachen Geschwindigkeitssteigerung gegenüber dem Normalbetrieb. Umgekehrt reduziert im Standby-Modus die Anlegung einer Sperrspannung an das Substratpotenzial den Leckstrom um drei Größenordnungen auf 13,7 nW/Mbit, was nur einem Tausendstel des Stromverbrauchs im Standby-Modus entspricht. Leckstrom im Normalbetrieb.
2) Durch die dynamische Steuerung von Substratvorspannung und Signal in Abhängigkeit von der Rechenlast lassen sich je nach Betriebsmodus sowohl hohe Geschwindigkeiten als auch geringer Stromverbrauch erzielen. Ein stabiler Betrieb muss unter allen Vorspannungsbedingungen gewährleistet sein. Auch wenn die Variationen der Eigenschaften eingebetteter SRAMs durch die Verwendung der SOTB-Struktur im Vergleich zu früheren planaren Bauelementen reduziert werden, lassen sie sich nicht vollständig eliminieren. Daher ist es wichtig, ausreichende Designmargen zu gewährleisten, damit auch die Speicherzelle mit der größten Variation funktionsfähig bleibt. In ASSPs für IoT-Anwendungen werden häufig mehrere SRAM-Makros auf dem Chip platziert. Die für jede einzelne SRAM-Makroeinheit erforderliche Designmarge variiert je nach Wahrscheinlichkeit, dass die Speicherzelle mit der größten Variation im Makro enthalten ist. Typischerweise wurden allen Makros die gleichen Worst-Case-Designmargen zugewiesen, um einen zuverlässigen Betrieb aller Makros auf dem Chip im Worst-Case-Szenario zu gewährleisten. Dies führte jedoch dazu, dass es stets Makros mit übermäßig großen Margen gab.
Um diese Situation zu verbessern, schlug Renesas eine Replikationsschaltungsmethode vor, bei der die Leseimpulsbreite feinabgestimmt werden kann (Anmerkung 3), um übermäßige Designmargen zu eliminieren. Dadurch lässt sich die aktive Leistungsaufnahme während Lesevorgängen um bis zu 20 % reduzieren.
Der stromsparende eingebettete SRAM ermöglicht sowohl einen geringen Standby-Stromverbrauch als auch eine höhere Betriebsgeschwindigkeit, was trotz der kontinuierlichen Miniaturisierung von Halbleiterprozessen bisher schwer zu erreichen war. Indem Renesas ASSPs die Verwendung von eingebettetem SRAM mit SOTB-Struktur ermöglicht, plant das Unternehmen, Energy Harvesting zu unterstützen und zur Entwicklung wartungsfreier IoT-Anwendungen beizutragen, die keinen Batteriewechsel benötigen. Darüber hinaus möchte Renesas durch die Integration von eingebettetem SRAM in stromsparende ASSPs, die im 65-nm-SOTB-Prozess gefertigt werden, einen weiteren Beitrag zum Aufbau einer intelligenteren Gesellschaft leisten.
Weitere Informationen oder ein Angebot finden Sie
in der Anmerkung 1: Kasten: vergrabener Rost.
Anmerkung 2: Stand 8. Juni 2017, laut Renesas-Forschung.
Anmerkung 3: In kleinen Makroeinheiten.
