Da in den Safety Application Notes von Analog Devices, Inc. (ADI) verschiedene Methoden zur Berechnung der Ausfallrate, der Chip-FMD und der Pin-FMEA-Informationen verfügbar sind, existieren je nach Erfahrung des Systemintegrators in der Entwicklung sicherheitsrelevanter Systeme (SRS) oder der Durchführung technischer Sicherheitsanalysen mittels FMEA unterschiedliche Ansätze zur Nutzung dieser Informationen. Dieser zweite Teil der Reihe stellt einen Ansatz zur Ableitung der Ausfallratenverteilung einer Komponente mit einer Ausfallrate (FS) unter Berücksichtigung der Chip-FMD und der Pin-FMEA vor.
Einführung
Der zweite Teil der Reihe „Anwendungshinweise: Sicherheit verstehen“ enthält ein Beispiel für eine Fehlermöglichkeits- und Einflussanalyse (FMEA) eines Stromkreises und zeigt die FMEDA-Analysen der einzelnen Komponenten (siehe Abbildung 1). Die Sicherheitsanwendungshinweise von Analog Devices, Inc. (ADI) enthalten Sicherheitsinformationen, die in den markierten Bereich der FMEDA-Analyse in Abbildung 1 kopiert werden können. Ziel dieses zweiten Teils der Reihe ist es, die Anwendung der Informationen aus den Sicherheitsanwendungshinweisen einer Komponente auf eine FMEDA-Analyse auf Systemebene zu veranschaulichen.<sup>1-3</sup>
Auswahl der Zuverlässigkeitsvorhersagemethode
Nach der Validierung der Annahmen, die den Sicherheitsinformationen in der Sicherheitsanwendungsbeschreibung für eine funktional sicherheitskonforme Komponente zugrunde liegen, besteht der nächste Schritt für einen Systemintegrator darin, die geeignete Zuverlässigkeitsvorhersagemethode für seine Anwendung auszuwählen, wie in Abbildung 2 dargestellt. Dies sollte mit einem technischen Ansatz zur Sicherheitsanalyse übereinstimmen, beispielsweise durch die Verwendung einer einzigen, konsistenten Quelle für Zuverlässigkeitsvorhersagen.
Abbildung 1. Wie die Ausfallrate und die Ausfallmodusverteilung (FMD) einer Komponente in eine FMEDA einbezogen werden.
Tabelle 1. Beispiel einer FMEDA, die nur die Ausfallrateninformationen für den ADP7156 gemäß IEC 62380 anzeigt
Abbildung 2. Zuverlässigkeitsprognosen für den ADP7156, entnommen aus der zugehörigen Anwendungsbeschreibung zur Sicherheit.
Die Sicherheitsanwendungshinweise von ADI bieten drei Methoden zur Zuverlässigkeitsvorhersage: SN 29500, IEC 62380 oder, basierend auf Labormessungen, die Hochtemperatur-Betriebslebensdauer (HTOL). Der erste Teil der Anwendungshinweisreihe „Know Your Safety“ erläutert die Unterschiede zwischen den einzelnen Methoden. Es ist wichtig zu beachten, dass die HTOL- und SN-29500-Methoden eine Ausfallrate für den gesamten integrierten Schaltkreis (IC) liefern, während die Norm IEC 62380 separate Ausfallraten für den Chip und das Gehäuse angibt.<sup>1,4</sup>
Bei Auswahl von HTOL oder SN 29500 lässt sich die Gesamtausfallrate anhand von Expertenurteilen auch in Chip- und Gehäuseausfallraten aufschlüsseln. Die Basisausfallrate des SN-29500-Standards, die beispielsweise in der Automobilsicherheitsnorm ISO 26262:2018-11, Abschnitt 4.6.2.1.2.4, spezifiziert ist, kann mithilfe des in IEC 62380.5 ermittelten Verhältnisses in Chip- und Gehäuseausfallraten aufgeteilt werden
Unter Anwendung der hervorgehobenen Informationen aus Abbildung 1 auf den ADP7156 zeigt Tabelle 1 die Spalte „Ausfallrate“ unter Verwendung der Ausfallrate des Chips (7,15 FIT) und des Gehäuses (0,39 FIT) gemäß IEC 62380.
Fertigstellung der Spalte "Chip FMD"
Die im Sicherheitsanwendungshinweis dargestellte FMD bezieht sich auf die FMD des Chips, da sie sich aus dem Flächenverhältnis und der Komplexität des Bauteils sowie aus dem technischen Know-how ergibt. Daher kann sie bereits auf Systemebene in den Abschnitt „Fehlermodi und FMD“ der FMEDA für dieses Bauteil integriert werden. Dies ist in Tabelle 2 dargestellt. Ohne den Sicherheitsanwendungshinweis müssten Systemintegratoren die Ausfallrate möglicherweise gleichmäßig auf die Fehlermodi in Tabelle A.1 der IEC 61508-2:2010 verteilen. Mit dem Sicherheitsanwendungshinweis erhalten sie eine Verteilung der Fehlermodi basierend auf der Analyse des tatsächlichen integrierten Schaltkreises.
Tabelle 2. Beispiel einer FMEDA-Analyse, die die Ausfallrate des ADP7156 und die FMD des Chips zeigt
Komponente | Funktion | Fehlerindex (FIT) | Fehlermodus | FMD
LDO-Regler | Liefert eine rauscharme, geregelte Ausgangsspannung von 3,3 V ±1,5 % innerhalb von 1,2 ms nach Aktivierung | 7,15 | VOUT ist ausgeschaltet oder liegt konstant auf einem niedrigen Pegel nahe 0 V | 29 %
Berechnung der FMD der Stifte
Durch die Durchführung einer Fehlermöglichkeits- und Einflussanalyse (FMEA) der Pins lässt sich die Pin-Fehlermöglichkeits- und Einflussdichte (FMD) aus den in der Sicherheitsanwendungsbeschreibung enthaltenen Pin-FMEA-Tabellen ableiten. Im Allgemeinen ähneln die in der Chip-FMD gefundenen Fehlermodi denen in der Pin-FMD, da sie mit der Systemfunktion des integrierten Schaltkreises zusammenhängen. Andernfalls werden, wie in Tabelle 3 dargestellt, einige Fehlermodi ausgelassen, in der einige FMDs mit 0 % gekennzeichnet sind. Durch Summieren der in der Spalte „Auswirkungen“ der Pin-FMEA-Tabellen aufgeführten Systemfehlermodi auf 100 % erhält man eine Pin-FMD wie in Tabelle 3 dargestellt.
Nach Abschluss der in Tabelle 3 dargestellten FMEDA sollten Systemintegratoren die Auswirkungen jedes Ausfallmodus des integrierten Schaltkreises auf seine spezifische Sicherheitsfunktion definieren, die Ausfallklassifizierung (sicher, gefährlich, keine Auswirkung, keine Komponente) für jeden Ausfallmodus bestimmen und prüfen, ob die daraus resultierende Rate unentdeckter gefährlicher Ausfälle im Hinblick auf ihren angestrebten SIL niedrig genug ist.
Tabelle 3. Beispiel einer FMEDA-Analyse, die die Ausfallrate und die FMD des ADP7156 zeigt
Abschluss
Zusammenfassend lässt sich sagen, dass die Verwendung der Safety Application Notes von ADI die technische Sicherheitsanalyse vereinfacht, indem sie die für eine FMEDA auf Komponentenebene erforderlichen kritischen Daten bereitstellt. Durch die Auswahl einer konsistenten Methode zur Zuverlässigkeitsprognose – wie beispielsweise IEC 62380, SN 29500 oder HTOL – und die direkte Einbindung der bereitgestellten Chip-FMD und Pin-FMEA in die Analyse können Systemintegratoren die Ausfallraten präzise auf verschiedene funktionale Ausfallmodi verteilen. Dieser systematische Ansatz führt den Workflow von einer ersten Validitätsprüfung bis hin zu einem vollständig ausgefüllten FMEDA-Eingabebereich, der als wesentliche Grundlage für die abschließenden Phasen der Sicherheitsanalyse dient: Klassifizierung von Fehlern, Bestimmung sicherer und gefährlicher Ausfallraten und letztendliche Überprüfung der SIL-Konformität des Gesamtsystems.
Referenzen
1 Bryan Borres. „Anwendungshinweise: Kennen Sie Ihre Sicherheit – Teil 1: Ausfallraten.“ Analog Devices, Inc., August 2015.
2 Bryan Borres. „Anwendungshinweise: Kennen Sie Ihre Sicherheit – Teil 2: Verteilung der Ausfallmodi.“ Analog Devices, Inc., Oktober 2025.
3 Bryan Borres. „Know Your Safety Application Notes — Part 3: Pin FMEA.“ Analog Devices, Inc., November 2025.
4 Tom Meany. „Zuverlässigkeitsvorhersagen für integrierte Schaltungen“. Analog Devices, Inc., Dezember 2021.
5 ISO 26262, Teil 11, „Straßenfahrzeuge – Funktionale Sicherheit: Leitfaden zur Anwendung der ISO 26262 auf Halbleiter“. Internationale Organisation für Normung, 2018.
Über den Autor
Bryan Angelo Borres ist TÜV-zertifizierter Ingenieur für funktionale Sicherheit mit Spezialisierung auf industrielle funktionale Sicherheit. Als Senior-Ingenieur für funktionale Sicherheit unterstützt er Komponentenentwickler und Systemintegratoren bei der Entwicklung funktional sicherer Leistungselektronikprodukte, die den Normen für funktionale Sicherheit in der Industrie, wie beispielsweise IEC 61508, entsprechen. Bryan ist Mitglied des philippinischen Nationalkomitees der IEC für IEC TC65/SC65A und des IEEE-Normenausschusses für funktionale Sicherheit. Er besitzt außerdem ein Postgraduierten-Diplom in Leistungselektronik und verfügt über mehr als sieben Jahre Erfahrung in der Entwicklung effizienter und robuster Leistungselektroniksysteme.
