Moderne Beamforming-ICs (BFICs) verfügen typischerweise über mehrere parallele On-Chip-HF-Pfade mit unabhängig steuerbarer Verstärkung und Phase. Gängige BFIC-Konfigurationen haben zwei oder mehr dieser On-Chip-HF-Pfade, die mit Pins an derselben Kante und/oder Ecke des IC-Gehäuses verbunden sind. Abbildung 1 zeigt einen 4-Eingang/4-Ausgang-BFIC, bei dem sich alle vier Eingänge an derselben Kante und alle vier Ausgänge an gegenüberliegenden Kanten des IC-Gehäuses befinden. Diese Gerätearchitektur wird in der ADAR3000/ADAR3001/ADAR3006/ADAR3007- von Analog Devices für Ku- und Ka-Band-Beamforming-ICs verwendet. Der BFIC muss zudem alle für seinen Betrieb erforderlichen digitalen, Stromversorgungs- und sonstigen Pins unterstützen.
Der relativ geringe Pinabstand im BFIC ergibt sich aus der großen Anzahl an HF-Ein- und Ausgängen und deren zugehöriger Signal-zu-Masse-Konfiguration. Die Verlegung mehrerer hochpräziser HF-Leitungen von eng beieinander liegenden Pins zu verschiedenen Geräten, Steckverbindern oder anderen Leiterplatten (PCBs) stellt eine Herausforderung dar. Geringe Impedanzgenauigkeit der Übertragungsleitungen und ungünstige Impedanzübergänge (z. B. an den Übergängen zwischen zwei Leiterplatten) verursachen Signalreflexionen. Dies reduziert die an die Last abgegebene HF-Leistung und damit die Verstärkung. Eine geringere Systemverstärkung und reduzierte Ausgangsleistung verschlechtern die effektive isotrope Strahlungsleistung (EIRP) der Sender. Ausreichend starke Signalreflexionen können zudem Instabilitäten verursachen, insbesondere wenn die Schaltung anfällig für reflektierte Leistung von der Last ist.
Dieser Artikel beschreibt die Entwicklung und Fertigung hochpräziser HF-Leiterplatten-Übertragungsleitungen und Steckverbinderübergänge mit exzellenter Rückflussdämpfung, die Signale über Übertragungsleitungen zur und von der Leiterplatte führen, welche mit HF-Ein- und Ausgängen von BFICs mit hoher Anzahl an Transistoren verbunden sind. Obwohl der Fokus auf BFIC- und Phased-Array-Anwendungen liegt, ist das Material gleichermaßen auf jede Hochfrequenzschaltung anwendbar, bei der eine gute Impedanzanpassung wichtig ist. Es werden verschiedene Entwurfstechniken vorgestellt, aber auch das wichtige Thema der fertigungsgerechten Konstruktion wird behandelt. Beachten Sie, dass die Maße in diesem Artikel hauptsächlich in Tausendstel Zoll angegeben werden (1000 Tausendstel Zoll entsprechen 1 Zoll). Um von Tausendstel Zoll in Millimeter umzurechnen, multiplizieren Sie mit 0,0254.

Abbildung 1. Anatomisches Blockdiagramm eines BFIC-Chips mit 4 Eingängen, 4 Ausgängen und 16 Kanälen in einem BGA-Gehäuse; die Umrissmaße sind nicht maßstabsgetreu im Verhältnis zum Abstand zwischen den Kugeln und dem Durchmesser der Kugeln.

Herstellung verschiedener Übertragungsleitungstopologien:
Leiterplattenhersteller unterstützen mehrere gängige HF-Übertragungsleitungstopologien, darunter Mikrostreifenleitungen, geerdete koplanare Wellenleiter (GCPW), Streifenleitungen und die weniger verbreitete vergrabene GCPW (BGCPW), die eine Hybridlösung zwischen GCPW und Streifenleitung darstellt. Obwohl Mikrostreifenleitungen relativ einfach herzustellen sind, werden sie aufgrund ihrer höheren Leiterbahnverluste und der schlechten Modenunterdrückung für den Betrieb oberhalb von 6 GHz weniger häufig verwendet.¹ GCPW, BGCPW und Streifenleitungen weisen oberhalb von 6 GHz aufgrund ihrer geringeren Strahlungsverluste und besseren Modenunterdrückung eine bessere Leistung auf. Vergrabene Leitungstopologien verbessern die Isolation, sind jedoch schwieriger herzustellen und erfordern Durchkontaktierungen. Diese Durchkontaktierungen sind typischerweise blind, um die parasitäre Induktivität zu minimieren, was zu höheren Leiterplattenkosten führt.
Abbildung 2 zeigt einen Querschnitt von GCPW, vergrabener GCPW und einer Bandleitung sowie die wichtigen Geometrien, die die nominale Leitungsimpedanz bestimmen. Dies sind die Linienbreite (W1/W2/W3), der seitliche Abstand von der Linienkante zur angrenzenden Massefläche (G1/G2/G3), die Dicke des dielektrischen Materials (T1/T2) und die relative Permittivität des dielektrischen Materials (εR1/εR2). Abbildung 2 zeigt weder die Dicke des für die Leitungen verwendeten Kupfers noch die erforderliche Erdung. Die Kupferdicke muss zwar berücksichtigt werden, ist aber von untergeordneter Bedeutung. Die erforderliche Erdung wird in Teil 2 behandelt. Die Wahl der Topologie hängt von den zulässigen Leiterbahnverlusten, der Frequenz, der erforderlichen Isolation zwischen den Leitungen, dem verfügbaren Platz und der Dicke des dielektrischen Materials der Leiterplatte ab.

Abbildung 2. Querschnitt der GCPW-, der vergrabenen GCPW- und der Bandlinientopologie.

Auswirkungen von Fertigungstoleranzen auf die Leitungsimpedanz:
Die Qualität von HF-Leitungstopologien wird durch Fertigungstoleranzen beeinflusst. Die Wahl optimaler Leitungsgeometrien zur Minimierung dieser Auswirkungen ist entscheidend für die Erreichung einer präzisen Leitungsimpedanz von 50 Ω. Abbildung 3 zeigt ein TDR-Diagramm (Zeitbereichsreflektometrie) einer 0,076 mm breiten Bandleitung, die für 50 Ω ausgelegt war, aber bei etwa 60 Ω gemessen wurde. Um eine Rückflussdämpfung von mindestens 20 dB zu erreichen, wurde ein Fehler von maximal ±10 % (45 Ω bis 55 Ω) angestrebt.
Drei wichtige Geometrieparameter, die bei der Auslegung der Leitung zu berücksichtigen sind, sind die Leitungsbreite, der seitliche Abstand zur Masse und die Dicke des Dielektrikums. Viele Leiterplattenhersteller bieten minimale Leiterbahnbreiten von nur 0,03 Zoll (abhängig vom Kupfergewicht) mit einer Toleranz von 0,1 bis 0,25 Zoll an.^2-4 Hersteller geben üblicherweise nur typische Werte für die Dielektrikumdicke an, da die endgültige Dicke wahrscheinlich vom Leiterplattenhersteller während des Laminierungsprozesses bestimmt wird. Der seitliche Abstand zur Massefläche kann variieren, da die Massefläche nicht an der vorgesehenen Stelle endet. Darüber hinaus ändert sich die effektive Breite des seitlichen Abstands mit der Leiterbahnbreite.

Abbildung 3. TDR-Diagramm einer 0,03 Zoll breiten Bandleitung auf Lage 2 einer Leiterplatte.
Bei Mikrostreifen- und Bandleitungstopologien sollten Variationen der Seitenspaltbreite die Leitungsimpedanz nicht beeinflussen, da der seitliche Abstand zur Masse konstruktionsbedingt groß ist. Dies führt dazu, dass bei Mikrostreifen alle Feldlinien zur unteren Masseebene und bei Bandleitungen zur oberen und unteren Masseebene fließen. GCPW hingegen reagiert empfindlicher auf Toleranzen des Seitenspalts. Konstruktionsbedingt ist der seitliche Abstand zwischen Spalt und Masse relativ gering, und die meisten Feldlinien fließen zur seitlichen Masseebene.

Abbildung 4 zeigt die Leitungsimpedanz 5 einer Bandleitungsstruktur in Abhängigkeit von der Abweichung der Leitungsbreite vom Nennwert für verschiedene Leitungsbreiten. Sie zeigt außerdem die Impedanzabweichung, die auftritt, wenn das Dielektrikum 5 % dicker als der Nennwert ist (bei einer angenommenen Kupferdicke der Bandleitung von 0,7 mil und εR = 3,1). Idealerweise wäre die Steigung aller Leitungen null, und es gäbe keinen Versatz an den Schnittpunkten der Leitungen, was auf keine Fertigungstoleranzen hindeutet. Breitere Leitungen weisen eine flachere Steigung auf, schmalere Leitungen hingegen eine steilere. Daher ist in der Praxis bei vorhandenen Fertigungstoleranzen eine größere Nennleitungsbreite vorzuziehen. Leider ist der Impedanzversatz bei einer Erhöhung der Dielektrikumdicke um 5 % unabhängig von der Nennleitungsbreite nahezu gleich. Dies bedeutet, dass der Hersteller die Anforderungen an die endgültige Dicke innerhalb einer bestimmten Toleranz erfüllen muss, um die gewünschte Toleranz der Leitungsimpedanz zu erreichen. Der Fokus liegt auf der Erhöhung der dielektrischen Dicke (anstatt ihrer Verringerung), da bei vielen Fertigungschargen von Leiterplatten mit unterschiedlichen Leiterbahntopologien beobachtet wurde, dass die Leiterbahnimpedanz tendenziell größer oder gleich dem Sollwert ist. Dies führt zu der allgemeinen Regel, die Leiterbahnimpedanz einige Ohm unter dem Sollwert zu dimensionieren, insbesondere bei geringen Leiterbahnbreiten (weniger als 0,05 Zoll). Bei diesem Ansatz kann es jedoch erforderlich sein, je nach Impedanzdifferenz auf die üblicherweise vom Leiterplattenhersteller geforderten kontrollierten Impedanzen zu verzichten. Ist aufgrund anderer Designüberlegungen eine dünne Leiterbahn notwendig, ist ein hohes Maß an Vertrauen in den gewählten Hersteller entscheidend. Dieses Vertrauen kann organisch durch die Verwendung früherer Designs des Herstellers und/oder gezielt durch die Fertigung von Testplatinen mit der gewählten Leiterbahntopologie gewonnen werden. Diese Testplatinen sollen mehrere Leiterbahnen unterschiedlicher Breite aufweisen, die zu einer Designimpedanz von ca. 50 Ω führen. Anschließend müssen Messungen durchgeführt werden, um die Leiterbahnbreite zu ermitteln, die 50 Ω am nächsten kommt.

Abbildung 4. Impedanzfehler (für 50 Ω) im Vergleich zur Fertigungstoleranz für Leiterbahnbreiten von 3, 5, 7 und 10 Tausendstel Zoll über der nominalen dielektrischen Dicke und +5%.

On-Board-Anschlüsse: PCB-Signal-Ein- und -Ausgang.
Die HF-Impedanzsprünge zwischen den HF-Übertragungsleitungen und den HF-Steckverbindern, die Signale zwischen den Leiterplatten übertragen, sind ebenso wichtig wie die zuvor beschriebene präzise Leitungsimpedanz. Beim Übergang zwischen Leiterplatten gibt es zwei physikalische Verbindungsoptionen:
1. Seitliche Steckverbinder, die seitlich am Rand der Leiterplatte montiert werden.
2. Vertikale Steckverbinder, die vertikal auf der Leiterplatte montiert werden.
Beide Typen sind in verschiedenen Standards wie SMA, SMP, SMPM, 2,92 mm und 2,4 mm erhältlich.
Die Wahl zwischen seitlicher und vertikaler Steckverbindertechnik hängt maßgeblich von der Bauform des Endgeräts ab. Bei Verwendung seitlicher Steckverbinder wird die Verbindungsleiterplatte seitlich montiert. Befindet sich das System in einem einzelnen Metallgehäuse mit Kühlkörper, ist diese Anordnung möglicherweise die beste Option. Bei Verwendung vertikaler Steckverbinder besteht die Möglichkeit, mehrere Leiterplatten in einer Sandwich-Konfiguration zu stapeln. Dies ermöglicht eine kompaktere Bauform, erfordert aber unter Umständen Luftkühlung, da einzelne Platinen wahrscheinlich keine Kühlkörper besitzen. Durch die Kombination beider Anschlussarten – eine Platine mit seitlichem und die andere mit vertikalem Anschluss – werden die beiden Platinen orthogonal und schlitzartig verbunden.

Seitliche versus vertikale Steckverbinder:
Seitliche Steckverbinder sind weit verbreitet. Aufgrund ihrer Befestigung am Leiterplattenrand weisen sie jedoch einige potenzielle Nachteile auf. Im Vergleich zu vertikalen Steckverbindern benötigen sie typischerweise eine längere Leiterbahn vom Bauteil zum Steckverbinder. Dies führt zu erhöhter Einfügedämpfung, parasitärer Kapazität und Induktivität. Zudem muss die obere (und vorzugsweise auch die untere) Massefläche der Leiterplatte bis zum Leiterplattenrand reichen. Die meisten Leiterplattenhersteller können bei Verwendung gängiger Kantenfräs- und Ätzverfahren lediglich einen Abstand von 0,2 mil zwischen Masseflächenrand und Leiterplattenrand an den Steckverbinderpositionen gewährleisten. Dies äußert sich in einer Impedanzdiskontinuität aufgrund der fehlenden Masseverbindung im Bereich von 0,2 mil (oder mehr) und verschlechtert die Rückflussdämpfung. Diese Diskontinuität wird bei höheren Frequenzen deutlicher.
Abbildung 5a zeigt einen Leiterplatten-Randverbinder mit einem großen Spalt zwischen Leiterplattenrand und Massefläche. Abbildung 5b zeigt ein TDR-Diagramm, das den durch einen solchen Spalt verursachten Impedanzpeak verdeutlicht. Bei niedrigen Frequenzen beeinträchtigt der Spalt die Leistung möglicherweise nicht und kann sogar erwünscht sein, da er das Ende der empfindlichen Übertragungsleitung vom Fräser fernhält, der den Leiterplattenrand bearbeitet. Eine einfache Lösung besteht darin, die Übertragungsleitung 0,2 Millimeter vor dem Rand der Massefläche zu terminieren. Dieser Abstand ist ausreichend, um Beschädigungen durch den Fräser zu vermeiden und gleichzeitig einen guten Übergang für den Mittelstift des Verbinders zu gewährleisten. Dieses Verfahren wird häufig in Hochfrequenz-Millimeterwellenanwendungen eingesetzt.

Abbildung 5. (a) Draufsicht auf einen Kantenverbinderübergang mit einem großen Spalt zwischen der Leiterplattenkante und der Massefläche der obersten Lage und (b) TDR-Diagramm eines schlechten Übergangs aufgrund einer schlechten Kantenführung, die einen großen Spalt erzeugt (der zweite Steckverbinder-Startpeak ist auf weniger reflektierte Energie zurückzuführen).

Es gibt mehrere Möglichkeiten, den Spalt zwischen Massefläche und Platinenrand zu verringern. Die erste Möglichkeit besteht darin, an den Anschlussstellen am Platinenrand eine Kantenschutzleiste anzubringen. Bei korrekter Ausführung wird der Spalt dadurch vollständig beseitigt, indem eine metallische Kantenschutzleiste an der vertikalen Platinenkante angebracht wird. Die Kantenschutzleiste wird mit den vorhandenen horizontalen Masseflächen oben und unten verbunden und kann bei Bedarf auch mit internen Masseflächen verbunden werden. Die Kantenschutzleiste sollte nur auf den geerdeten Bereichen der Kante angebracht werden. Daher muss zwischen der Leiste und den Anschlussstellen, an denen sich die Übertragungsleitung befindet, ein Spalt vorhanden sein. Dies ist in Abbildung 6 dargestellt.

Abbildung 6. Querschnitt einer Leiterplatte an der Position des Kantensteckers mit korrekter Kantenüberlappung.
Die Kantenüberlappung birgt einige Nachteile, die auf die Fertigungsqualität zurückzuführen sind. Dies kann folgende Folgen haben:
• Eine abgerundete Kante an der Übertragungsleitung, verursacht durch den Kreisfräser zum Entfernen der Überlappung (eine ebene Leiterplattenkante ist wünschenswert).
• Ungleichmäßiges Fräsen vor dem Auftreten der Kantenüberlappung, was zu Problemen bei der Längenanpassung der Übertragungsleitung führt (es ist sehr wichtig, die gleiche Länge wie die Kalibrierleitungen beizubehalten).
• Überlappung, die von den Masseflächen am Leiterplattenrand ausgeht und in den Bereich der Übertragungsleitung hineinragt. Im schlimmsten Fall ist die Überlappung durchgehend über die gesamte Steckerposition, einschließlich der Übertragungsleitung, wie in Abbildung 7 dargestellt. Dies kann einen Kurzschluss der Übertragungsleitung gegen Masse verursachen.

Abbildung 7. Beispiel für eine Randabdeckung, die von Bodenstellen in den Bereich der Übertragungsleitung hineinragt (Ansicht von der Leiterplattenseite).

Die ersten beiden Qualitätsmängel sind unerwünscht und beeinträchtigen die Leiterplattenleistung. Sie sind jedoch nicht katastrophal. Der dritte Qualitätsmangel hingegen ist katastrophal und macht die Leiterplatte unbrauchbar. Er erfordert eine mechanische Nachbearbeitung, um die Kantenbeschichtung im Bereich der Übertragungsleitungen zu entfernen. Die einzige praktikable Möglichkeit, eine hochwertige Kantenbeschichtung zu gewährleisten, besteht darin, entsprechende Anforderungen in den Fertigungshinweisen für Leiterplatten festzulegen. Je nach Strenge dieser Anforderungen müssen Hersteller möglicherweise ganze Chargen von Leiterplatten neu fertigen oder den Auftrag ablehnen.
Laser-Kantenfräsen ist eine weitere Option. Dabei wird die Leiterplatte mit einem Laser geschnitten. Dies kann entlang der gesamten Kante erfolgen, ist aber nur an den Steckverbindern notwendig, während die restliche Kante mechanisch gefräst wird. Nicht alle Leiterplattenhersteller bieten Laser-Kantenfräsen an. Anbieter, die dies anbieten, garantieren in der Regel nur eine Toleranz von 1 mil, was im Allgemeinen nur bei relativ dünnen Leiterplatten erreicht werden kann. Einige Leiterplattenhersteller fordern eine Dicke von weniger als 14 mil, während andere diese Genauigkeit auch bei Leiterplatten mit einer Dicke von nur 40 mil gewährleisten können. Diese Dicke ist noch relativ gering und erhöht die Gefahr von Verformungen der Leiterplatten, insbesondere bei größeren Leiterplatten. Für Leiterplatten mit hoher Lagenanzahl ist sie in der Regel nicht ausreichend.
Kantenbeschichtung und Laser-Kantenfräsen können Kosten, Komplexität und Fertigungszeit erhöhen. Wenn die Bauform der Endanlage es zulässt, die Leiterplatten übereinander zu schieben (anstatt nebeneinander zu verbinden), können vertikale Verbindungen eine praktikable Option darstellen.

Vertikale Launch-Steckverbinder:
Da sie nicht am Platinenrand befestigt sind, sind vertikale Launch-Steckverbinder nicht anfällig für die zuvor beschriebenen Probleme der Randverdrahtung. Auf einfachen Leiterplatten mit nur einem Bauteil können die Steckverbinder nahe am Prüfling platziert werden, was zu minimalen Einfügedämpfungen führt.
Darüber hinaus kann der Übergang zur Leiterplatte HF-angepasst werden, um Impedanzdiskontinuitäten zu minimieren. Steckverbinderhersteller wie SVMicrowave erstellen einen kundenspezifischen Footprint für ein bestimmtes Leitungslayout und einen bestimmten Lagenaufbau. Abbildung 8 zeigt einen Footprint für einen vertikalen Launch-Steckverbinder von SVMicrowave, der an ein Bandleitungslayout angeschlossen ist. Vier Leiterplattenlagen mit den Durchkontaktierungen sind dargestellt. Der 0,30 Tausendstel Zoll große Spalt in Lage 3 (L3) ist die Aufnahme für den Steckverbinder und ist in Abbildung 8c dargestellt.
Ein Nachteil vertikaler Launch-Steckverbinder besteht darin, dass die präzise Ausrichtung zwischen Steckverbinder und Leiterplatten-Footprint schwierig sein kann. Idealerweise sollte der kreisförmige Mittelstift des Steckverbinders mit dem entsprechenden kreisförmigen Pad auf der Leiterplatte (PCB) verbunden sein, und deren Mittelpunkte sollten übereinstimmen. Bei Betrachtung von unten, während der Stecker auf der 2D-Massefläche montiert ist, kann es zu Bewegungen in horizontaler und vertikaler Richtung kommen, wodurch der Mittelstift möglicherweise nicht mehr mit dem Leiterplattenpad fluchtet. Stecker für Leiterbahnen der obersten Lage verfügen über eine Bohrung an der Vorderseite, die die Ausrichtung erleichtert, insbesondere bei Bewegungen in horizontaler Richtung (diese Lochstecker wurden auch erfolgreich für Bandleitungen eingesetzt). Die Toleranz der Befestigungsbohrung sollte gering sein, um übermäßige Bewegungen des Steckers zu minimieren. Ist eine präzise Ausrichtung erforderlich, wie beispielsweise bei Frequenzen über 35 GHz, bietet Rosenberger Stecker mit einem Neigungswinkel von 45° zur Leiterplatte an (im Gegensatz zu vertikalen 90°-Steckern). Diese lassen sich deutlich einfacher manuell ausrichten als vertikale Stecker. Allerdings sind diese 45°-Stecker teurer als ihre vertikalen und seitlichen Pendants und benötigen deutlich mehr Platz auf der Leiterplatte.

Abbildung 8. Kundenspezifisches Design der vertikalen Steckverbinderfläche: (a) obere Massefläche in Schicht 1, (b) Bandleitung in Schicht 2, (c) ein 30 Tausendstel Zoll breiter Spalt in Schicht 3 zur Anpassung und (d) eine durchgehende Massefläche in Schicht 4.

Fazit:
Die Einführung von Hochfrequenz-Beamforming-ICs und anderen Hochfrequenz-Mehrkanal-HF-ICs führt zu komplexeren Leiterplattendesigns. Bei der Entwicklung dieser komplexen Designs müssen Leiterplattendesigner potenzielle Fertigungsprobleme antizipieren, indem sie sehr dünne HF-Leiterbahnen vermeiden und generell eine charakteristische Impedanz etwas unterhalb des Zielwerts von 50 Ω anstreben. Bei der Entwicklung von Leiterplattenverbindungen werden je nach Formfaktor des Endprodukts meist Top-Launch- oder Side-Launch-Verbindungen gewählt. Top-Launch-Verbindungen sind weniger anfällig für Fertigungsbeschränkungen am Leiterplattenrand.
Der zweite Teil dieser Artikelserie behandelt die Auswirkungen der Übertragungsleitungsisolation auf die Leistung von Hochfrequenz-Beamforming-ICs, die Isolationsunterschiede zwischen verschiedenen Übertragungsleitungstopologien und die Auswahl der optimalen Übertragungsleitung für eine bestimmte Anwendung und BFIC-Geometrie.

Referenzen: 1 John Coonrod . „Vergleich zwischen Mikrostreifenleitungen und geerdeten koplanaren Wellenleitern“ . Rogers Corporation. 2 „ Fertigungstoleranzen für Leiterplatten “ . MADPCB. 3 „ Toleranzen “. AdvancedPCB. 4 „Toleranzen“. Imagineering, Inc. 5 „ Streifenleitungen “. Microwaves101.

Über den Autor:
Joel Dobler ist Senior Product Applications Engineer in der Aerospace, Defense, and Communications Group. Sein Schwerpunkt liegt auf Beamforming-Produkten, er betreut aber auch Vektormodulatoren und programmierbare Tiefpassfilter. Seit 2006 arbeitet er für Analog Devices und betreut dort ein breites Spektrum an HF-Produkten, darunter logarithmische und RMS-Detektoren, digitale und analoge Verstärker mit variabler Verstärkung, Mischer und I/Q-Demodulatoren. Er schloss sein Bachelorstudium der Elektrotechnik 2005 an der Washington State University und sein Masterstudium der Elektrotechnik 2007 an der Portland State University ab.