Die Sperrverzögerungszeit (Trr) von HSDs wird nur minimal von der Temperatur beeinflusst, wodurch schnelles Schalten über einen weiten Temperaturbereich gewährleistet wird.
Der TK5P60W5 (mit Id = 4,5 A und RDS _(on) = 0,99 Ω) ist im kleinsten Gehäuse der Serie, einem DPAK-Gehäuse (A-252), untergebracht und erreicht eine typische Dioden-Sperrverzögerungszeit von 65 ns. Seine Eingangskapazität (Ciss ₎ von 370 pF und ein QG von nur 11,5 nC unterstützen einen effizienten Schaltbetrieb.
Der neue TK62N60W5 ( _RDS(on ): 0,045 Ω) ist der größte MOSFET der Serie, ist in einem 3-Pin-TO-247-Gehäuse untergebracht und unterstützt die höchste Ausgangsleistung von Id = 61,8 A. Die Diode erreicht eine typische Durchlasszeit (Trr) von 17 ns, eine spezifische Kapazität (C _{_iss} ) von 6500 pF und eine Gate-Source-Kapazität (Q_Gof) von 205 nC.
Die DTMOS IV-H-Chips werden mit Toshibas „Deep Trench“-Technologie gefertigt, die im Vergleich zu herkömmlichen Superjunction-MOSFETs einen geringeren Einschaltwiderstand (R_{_DS(ON)} ) bei höheren Temperaturen bietet. Zudem weist sie im Vergleich zu früheren Technologiegenerationen reduzierte Ausschaltverluste (E _{_OSS} ) auf. Die Kombination aus geringerem Anstieg von R _{_DS(ON )} bei hohen Temperaturen und der reduzierten Durchlasszeit (Trr) sorgt für einen höheren Wirkungsgrad und ermöglicht es Entwicklern, die Systemgröße zu minimieren.
Muster beider Bauelemente sind bereits verfügbar. Die Serienproduktion des TK62N60W5 ist bereits geplant, die des TK5P60W5 soll im Oktober 2015 anlaufen.

Weitere Informationen oder ein Angebot