Défis liés à la gestion thermique des semi-conducteurs 2.5D et 3D
: En 2025, le packaging 2.5D, comme la technologie CoWoS de TSMC, restera la solution dominante pour les puces hautes performances telles que la B200. Afin d'améliorer encore les performances, notamment en termes de bande passante et de latence, l'industrie se tourne de plus en plus vers le packaging 3D. Contrairement aux architectures 2.5D, où la puce logique et la mémoire à large bande passante (HBM) sont placées côte à côte sur un interposeur commun, le packaging 3D consiste à empiler une puce active directement sur une autre. Cette intégration verticale, bien que prometteuse en termes de gains de performances, présente des défis considérablement plus importants en matière de gestion thermique et énergétique.

Défis liés à l'alimentation dans les circuits intégrés 3D
: Dans les circuits intégrés 3D, la gestion de l'alimentation est bien plus complexe que dans les circuits 2D en raison de la densité de courant accrue, de l'accès limité aux broches et de l'utilisation d'interconnexions verticales. Une pile 3D de k couches consomme environ k fois plus de courant qu'une puce 2D de même encombrement, mais le nombre de broches d'alimentation et les ressources du boîtier ne sont pas proportionnels. Ce déséquilibre engendre de multiples difficultés. Les TSV (interconnexions verticales transversales) utilisées dans l'alimentation introduisent une résistance considérable, typiquement d'environ 1 Ω par pile, ce qui entraîne une chute de tension IR plus importante et rend difficile le maintien d'une tension d'alimentation stable. L'alimentation est généralement fournie par la couche inférieure, qui doit supporter le courant cumulé de l'ensemble de la pile, la rendant particulièrement vulnérable aux chutes de tension et au bruit dynamique. Cette situation est encore compliquée par le fait que les blocs de calcul gourmands en énergie sont souvent situés près du dissipateur thermique, également sur la couche inférieure. Par ailleurs, le découplage efficace est entravé par l'espace libre limité, car les TSV et le routage dense réduisent la surface disponible pour le placement des condensateurs de découplage. Ces effets combinés aggravent les fluctuations de tension dans la pile, augmentant la variabilité des performances, l'incertitude temporelle et les risques de fiabilité, en particulier dans des conditions de charge maximale.

Défis thermiques des circuits intégrés 3D :
La gestion thermique représente l'un des principaux défis des circuits intégrés 3D. Contrairement aux conceptions 2D, où la chaleur se dissipe latéralement et vers le haut en direction du dissipateur, les empilements 3D sont composés de puces plus fines, ce qui limite la propagation latérale de la chaleur. De plus, les puces intermédiaires sont sujettes à l'accumulation de chaleur, car elles sont plus éloignées du dissipateur et leurs voies d'évacuation thermique efficaces sont limitées. Par ailleurs, l'évacuation verticale de la chaleur est limitée par la faible conductivité thermique des matériaux inter-puces, tels que les couches diélectriques et les adhésifs de liaison. Il en résulte des points chauds qui dégradent les performances et réduisent la fiabilité en raison de l'augmentation des fuites et des contraintes au niveau des interconnexions. Un autre problème majeur est la proximité des blocs logiques haute puissance et de la mémoire, qui peut engendrer un couplage thermique important entre les couches, complexifiant davantage la conception thermique. Les méthodes de refroidissement conventionnelles peinent souvent à atteindre efficacement les couches enterrées, ce qui nécessite d'envisager des techniques alternatives telles que les TSV thermiques et le refroidissement microfluidique des puces. Cependant, ces méthodes présentent leurs propres inconvénients en termes de complexité de conception, de coût et de difficultés d'intégration.

Innovations matérielles pour un transfert de chaleur plus efficace.
Afin d'optimiser la gestion thermique des boîtiers semi-conducteurs 2.5D et 3D, l'industrie explore activement plusieurs solutions innovantes. Le développement de matériaux d'interface thermique (TIM) avancés constitue un axe de recherche majeur. Le rapport IDTechEx, « Gestion thermique pour les boîtiers semi-conducteurs avancés 2026-2036 : Technologies, marchés et opportunités », propose une analyse détaillée des technologies TIM, notamment le TIM1 et la nouvelle catégorie TIM1.5. Ces matériaux incluent des options telles que le métal liquide, les feuilles d'indium, les feuilles de graphène et les gels thermiques de nouvelle génération à conductivité thermique améliorée.

En 2025, le X23 de Shin-Etsu restera un matériau TIM1 largement utilisé dans les applications BGA (Ball Grid Array). Cependant, face à la complexité croissante de la dissipation thermique des puces avancées, l'industrie se tourne de plus en plus vers des matériaux TIM1 et TIM1.5 plus performants. Parmi les candidats prometteurs figurent les métaux liquides, les matériaux à base de graphène et les gels thermiques contenant des charges hautement conductrices.

Parallèlement, on observe une transition de la structure TIM traditionnelle à deux couches (TIM1 et TIM2) vers une structure monocouche TIM1.5. Cette approche vise à réduire la résistance thermique en minimisant les interfaces entre les matériaux. Bien que cela puisse réduire le nombre de couches TIM utilisées, le marché global n'en est pas nécessairement affecté, car les matériaux TIM1.5 ont tendance à présenter un coût unitaire plus élevé en raison de leurs spécifications techniques exigeantes. IDTechEx prévoit que le marché combiné des TIM1 et TIM1.5 atteindra environ 500 millions de dollars américains d'ici 2036, ce qui représente une opportunité commerciale significative.

Au-delà des matériaux d'interface thermique (TIM), un autre domaine de recherche prometteur est l'utilisation du diamant, en particulier du diamant cuivré, comme matériau de substrat pour l'encapsulation de semi-conducteurs haut de gamme.

Refroidissement liquide, refroidissement par immersion et refroidissement microfluidique :
au-delà des innovations en matière de matériaux, le refroidissement liquide actif s'impose comme une tendance majeure dans la gestion thermique avancée. Dans les datacenters hautes performances, des technologies telles que le refroidissement direct sur puce et le refroidissement par immersion sont déjà commercialisées. En particulier, l'adoption par Nvidia du refroidissement par plaque froide dans ses configurations GB200 et NVLink72 l'année dernière a conforté sa position de solution dominante à court terme. IDTechEx prévoit que le refroidissement par plaque froide restera la solution de référence pendant au moins les deux à trois prochaines années.

Cependant, le refroidissement par plaque froide et le refroidissement par immersion visent principalement à dissiper la chaleur du boîtier de la puce vers l'environnement ambiant. Le défi thermique le plus urgent réside au sein même du boîtier, et plus précisément dans la gestion de la chaleur générée entre les composants empilés verticalement dans les architectures de boîtiers 3D. À ce jour, l'industrie n'a pas encore trouvé de solution définitive à ce problème.

IDTechEx identifie le refroidissement microfluidique comme une solution prometteuse pour pallier ce goulot d'étranglement thermique interne, malgré la complexité de sa mise en œuvre. Ce refroidissement utilise des réseaux complexes de microcanaux pour faire circuler un fluide caloporteur à l'intérieur du couvercle du boîtier ou directement au sein de sa structure. Bien que différentes configurations architecturales soient en cours de développement, cette technologie se heurte encore à plusieurs obstacles, notamment une complexité de conception et de fabrication élevée, des problèmes d'extensibilité et des données limitées sur sa fiabilité à long terme.

Architecture thermique et de refroidissement des systèmes d'impression 3D avancés. Source : IDTechEx

Conclusion :
Avec la transition vers les boîtiers 3D pour une bande passante et une efficacité accrues, de nombreuses solutions (alimentation par l’arrière, régulateurs de tension intégrés, TIM1 avancés, refroidissement microfluidique, etc.) ont été proposées et étudiées pour relever les défis thermiques. Des défis importants subsistent à la mi-2025, notamment le compromis entre la densité des TSV, la complexité de fabrication et le taux de défauts, ainsi que l’équilibre entre le refroidissement microfluidique et la mise à l’échelle commerciale. Par conséquent, les acteurs du secteur déploient des efforts considérables pour résoudre ces problèmes, et le rapport d’IDTechEx, « Gestion thermique pour l’encapsulation avancée des semi-conducteurs 2026-2036 : Technologies, marchés et opportunités », offre un aperçu complet des innovations potentielles en matière d’architecture de boîtier, de nouveaux matériaux et de stratégies de refroidissement actif, ainsi que des projections de croissance du marché pour diverses technologies au cours des 10 prochaines années.

Le rapport d'IDTechEx, intitulé « Gestion thermique pour l'encapsulation avancée des semi-conducteurs 2026-2036 : technologies, marchés et opportunités », offre une analyse complète de la transition de l'encapsulation avancée des semi-conducteurs (ASP) 2,5D à 3D, des progrès réalisés dans les méthodes d'alimentation (par exemple, l'alimentation arrière et les vias traversants en silicium), des défis thermiques associés à l'encapsulation des circuits intégrés 3D, de l'utilisation de matériaux thermiques innovants (tels que les matériaux d'interface thermique et les substrats en diamant) et de la mise en œuvre de techniques de refroidissement liquide, notamment les systèmes de refroidissement direct sur puce, par immersion et microfluidiques.