Il controller RCD DDR5 di terza generazione di Renesas è progettato per DIMM registrate (RDIMM). L'RCD supporta velocità fino a 7200 MT/s ed è il primo del settore a interfacciarsi con DIMM di piccole dimensioni (SODIMM), DIMM non bufferizzate (UDIMM), DIMM ad alte prestazioni per il gaming e per il downsizing della memoria nelle piattaforme client.
Il controller RCD gestisce il bus Command Address (CA), i chip select e il clock tra il controller host e i moduli DRAM, e crea anche un bus BCOM per controllare il buffering dei dati LRDIMM. Il nuovo controller migliora la compatibilità con il Decision Feedback Equalizer (DFE) aumentando i tap DFE da quattro a sei per migliorare il headroom del ricevitore, mentre il supporto dei bus sideband I2C e I3C fornisce il controllo ad accesso diretto al registro.
Il CKD gestisce il clock tra il controller host e la DRAM, un nuovo requisito per le DIMM DDR5 che operano a velocità fino a 7200 MT/s per DIMM client e applicazioni di memoria a valle. Il nuovo controller di clock supporta l'accesso sideband I2C e I3C per abilitare il controllo asincrono e fornisce l'accesso alle parole di controllo interne per configurare le caratteristiche del dispositivo e adattarsi a diverse configurazioni SODIMM e UDIMM e ad applicazioni di sistema con poca memoria.
I controller di clock client RG5C172B0C0GBX#BC0 e RG5C172B0C0GBX#HC0 sono attualmente in fase di test in un package 35-FCBGA da 2,3 mm x 5,8 mm e saranno disponibili in grandi volumi nella seconda metà del 2023. I controller di clock registrati DDR5 di terza generazione RG5R364A0C0GBY#BC0 e RG5R364A0C0GBY#HC0 sono attualmente in fase di test in un package FCCSP da 8,7 mm x 13,5 mm e saranno disponibili in grandi volumi nella prima metà del 2024.
