Das neue Design mit dem Namen Cinco Ranch integriert mehrere IPs, die im Barcelona Zettascale Laboratory (BZL) in Zusammenarbeit mit Intel Foundry entwickelt wurden. Cinco Ranch wird auf Intel 3 gefertigt, dem fortschrittlichsten Technologieknoten, der bisher in der Lizard-Serie zum Einsatz kommt.
Wichtigste Verbesserungen gegenüber Vorgängergenerationen:
• Neuer Dual-Issue-Lizard-Ka-Kern mit Out-of-Order-Architektur, integriert mit der Vitruvius++-Vektorverarbeitungseinheit (VPU).
• Vitruvius++ unterstützt die RISC-V v1.0-Vektorerweiterung und ist die erste 16-Kanal-VPU von BSC, speziell für wissenschaftliche Anwendungen.
• Neuer Out-of-Order-Lizard-Ox-Kern für hohe Single-Thread-Leistung.
• Dritter Kern basierend auf dem Sargantana-Prozessordesign, optimiert für Energieeffizienz.
• Dreistufige Cache-Hierarchie mit privaten L1- und L2-Caches und einem gemeinsam genutzten L3-Cache.
• Industrieller SoC mit integrierten BSC-IPs und Hochleistungscontrollern von IFS, darunter DDR5-Speicher und PCIe-Gen3-Controller sowie eine Hochfrequenz-PLL.
Technische Details des Cinco Ranch-Prozessors:
• Lizard Ox: 11-stufige Skalarpipeline, 8-Befehlsausgabe, Out-of-Order, RV64IMAFDC-ISA, privilegierte ISA 1.12.
• Lizard Ka: 11-stufige Skalarpipeline, Dual-Issue, Out-of-Order, RV64IMAFDV-ISA, privilegierte ISA 1.11.
• Vitruvius++: 16-Kanal-Vektorbeschleuniger mit entkoppelten 16 Kanälen und leichten Out-of-Order-Fähigkeiten, RVV-1.0-Erweiterung, verbunden mit Lizard Ka über Open Vector Interface (OVI).
• Sargantana: 7-stufige In-Order-Skalarpipeline, RV64IMAFD-ISA, 128-Bit-Integer-SIMD-Erweiterung, kundenspezifische Erweiterungen für Genomik-Anwendungen.
• Intern entwickelter L1-Befehlscache und Performance Monitoring Unit (PMU).
• Hochleistungsfähiger L1-Datencache (HPDS) aus dem OpenHW-Projekt.
• Privater L2- und gemeinsam genutzter L3-Cache basierend auf OpenPiton.
• JTAG-Debug-Ring auf Sargantana.
• Integrierte PLL mit Taktfrequenzen zwischen 600 MHz und 2,8 GHz.
• 25-MHz-RTC-Takt.
• PCIe Gen3 x8 mit bis zu 8 GB/s Bandbreite bei 500 MHz.
• 16 GB DDR5-SODIMM-Speicher, 4,8 GHz, 38,4 GB/s.
• Wichtige Peripheriecontroller: JTAG, UART, SPI, QSPI, OSPI, PWM, I2C, I3C, DMA, GPIO, Temperatursensor, Watchdog-Timer, 8 programmierbare Timer, BootROM.
• 2 MB Scratchpad-SRAM.
• Konfigurierbare Fuses und Straps.
• Intel-spezifische VISA-Debug-Signale.
• Energiemanagementeinheit.
• Technologieknoten: Intel3.
• Fläche: 16 mm² (Chip), 3,2 mm² (BSC-IPs).
Cinco Ranch stellt einen wichtigen Meilenstein im Barcelona Zettascale Lab (BZL) dar, einer strategischen Initiative des BSC-CNS, die von der spanischen Regierung und der Europäischen Union im Rahmen des PERTE-Chip-Programms gefördert wird. Ziel des BZL ist es, Europa durch die Entwicklung leistungsstarker RISC-V-Prozessoren und deren Integration in zukünftige europäische Supercomputer an die Spitze des fortschrittlichen Chipdesigns zu bringen.
Diese Initiative fördert Innovationen im Hardware-Software-Co-Design, Nachhaltigkeit, Energieeffizienz und die technologische Souveränität Europas. Sie spiegelt zudem die enge Zusammenarbeit mit Branchenführern wie Intel wider und fördert Inklusion, akademische Ausbildung und industrielle Wirkung.
Das Projekt wird vom Ministerium für digitale Transformation und öffentliche Verwaltung im Rahmen des Wiederaufbau-, Transformations- und Resilienzplans kofinanziert und
von der Europäischen Union – NextGenerationEU – unterstützt.
