Im Zeitalter softwaredefinierter Fahrzeuge (SDVs) benötigen Automotive-System-on-a-Chips (SoCs) hohe Leistung für die gleichzeitige Ausführung mehrerer Anwendungen und müssen neben der Erfüllung funktionaler Sicherheitsanforderungen auch Skalierbarkeit durch Chiplets bieten. Mit zunehmender Größe und Komplexität von Multi-Domain-SoCs für Kernberechnungen wird die Aufrechterhaltung der Automobilqualität immer schwieriger. Die gesteigerte Leistung führt zudem zu einem höheren Energieverbrauch, wodurch Verbesserungen der Energieeffizienz und Sicherheit unerlässlich sind. Um diesen Anforderungen gerecht zu werden, hat Renesas die folgenden Technologien entwickelt:
Chiplet-Architektur
entwickelt
Da herkömmliche UCIe-Schnittstellen die Übertragung von RegionIDs zwischen Dies nicht zulassen, entwickelte Renesas ein Verfahren, um diese Kennungen dem physikalischen Adressraum zuzuordnen, sie in der UCIe-Region zu kodieren und zu übertragen. Dies ermöglicht eine sichere Zugriffskontrolle durch die MMU und die Kerne in Echtzeit und erfüllt die funktionalen Sicherheitsanforderungen zwischen Chiplets. Darüber hinaus wurde eine Übertragungsgeschwindigkeit von 51,2 GB/s bestätigt, die nahe am oberen Limit der Intra-SoC-Übertragung liegt und somit Skalierbarkeit und Sicherheit in leistungsstarken Automotive-SoCs gewährleistet.
Fortschrittliche KI-Funktionen und Automobilqualität:
Renesas hat einen 3-nm-SoC entwickelt, der die Leistung der NPU (Neural Processing Unit) verbessert und gleichzeitig Automobilqualität beibehält. NPUs sind im Vergleich zu früheren Generationen um bis zu 1,5-mal größer geworden, was die Taktlatenz erhöht. Um dem entgegenzuwirken, hat Renesas die Taktarchitektur überarbeitet und die Pulsgeneratoren (CPGs) auf Submodulebene in Mini-CPGs (mCPGs) unterteilt. Dadurch wird die Latenz deutlich reduziert.
Um in Automobilanwendungen fehlerfrei zu arbeiten, hat das Unternehmen Testschaltungen in die hierarchische CPG-Architektur integriert und den Signalpfad für Benutzer- und Testtakt vereinheitlicht. Im Testmodus werden die oberen und unteren mCPGs mit einer einzigen Taktquelle synchronisiert. Dies ermöglicht eine einheitliche Phasenanpassung und gewährleistet hohe Zuverlässigkeit auch in großen SoCs.
eine fortschrittliche
Leistungsregelungstechnologie mit über 90 Leistungsdomänen entwickelt, die eine präzise Steuerung von Milliwatt bis zu mehreren zehn Watt ermöglicht. Darüber hinaus wurden die Leistungsschalter (PSWs) in Ring- und Reihenschaltungen unterteilt, um Spannungsabfälle (IR-Abfall) zu reduzieren und so eine Senkung von ca. 13 % gegenüber herkömmlichen Designs zu erzielen.
Um die ASIL-D-Norm zu erfüllen, steuert die Dual-Core-Lockstep-Konfiguration (DCLS) Master- und Verifiziererkerne mit unabhängigen Schaltern und Controllern. Fällt einer der Kerne aus, erkennt das System den Fehler durch Lockstep-Betrieb. Die Loopback-Überwachung jedes PSW und ein thermisch unempfindliches digitales Spannungsmessgerät (DVMON) verbessern die Alterungstoleranz um 1,4 mV.
Diese Technologien kommen im Renesas R-Car X5H für Multi-Domain-Steuergeräte zum Einsatz. Mit dem R-Car X5H können Hersteller die Entwicklung von Smart Vehicles beschleunigen, indem sie die Sicherheit gewährleisten und autonomes Fahren, digitale Cockpits und weitere Funktionen ermöglichen.
